硅基全集成紫外敏感SPAD像素，助力低成本、大面阵成像应用
2026-10-18 10:25:36 来源：麦姆斯咨询 评论：0 点击：
本文提出了一种采用180 nm CMOS工艺制造的40 μm × 40 μm前照式SPAD像素，集成了经过优化的主动淬灭电路和13位数字计数器。为增强紫外探测能力，引入了浅结结构，并在二极管有源区域上方设置了钝化层开口。
设计紧凑型紫外（UV）敏感单光子雪崩二极管（SPAD）像素，对于科学研究、工业和医疗应用至关重要。据麦姆斯咨询报道，近期，德国锡根大学（University of Siegen）提出了一种采用180 nm CMOS工艺制造的40 μm × 40 μm前照式SPAD像素，集成了经过优化的主动淬灭电路和13位数字计数器。为增强紫外探测能力，引入了浅结结构，并在二极管有源区域上方设置了钝化层开口。电路仿真结果表明，该SPAD像素能够在纳秒级完成淬灭与再充电，并可通过限流反相器（CSI）调节保持时间。在1.3 V过偏压下，该SPAD像素在400 nm波长处实现了29%的峰值光子探测概率（PDP），暗计数率（DCR）为69 cps/μm²。其光子探测率（PDR）达到至少10 MHz。
研究人员采用波长范围为260–540 nm的紫外LED以及266 nm激光器进行了测试实验。结果表明，该SPAD像素具有深紫外探测响应能力，并且计数率随光源重复频率呈线性变化。本研究结果表明，这种硅基全集成紫外敏感SPAD像素阵列为低成本、大面阵成像应用提供了可行的技术方案。上述研究成果以“A Compact Ultraviolet-Sensitive CMOS SPAD Pixel With In-Pixel AQR and 13-bit Counter”为题发表于IEEE Sensors Journal期刊。
SPAD像素设计
每个SPAD像素由光电二极管、主动淬灭与再充电（AQR）电路和13位数字计数器组成。图1a展示了SPAD像素架构，图1b展示了顶部钝化层开口。硅芯片中用于表面保护的钝化层通常约为2 μm厚，这会显著阻碍紫外光的探测，限制了硅基SPAD探测器在紫外波段的应用潜力。为提高紫外灵敏度，本研究借助专门的CMOS代工厂，在二极管有源区上方的钝化层（氧化硅/氮化硅）中开设了顶部开口，形成光学窗口。该光电二极管的击穿电压约为19.6 V；对于直径10 μm的典型圆形二极管，在2 V过偏压下，其PDP在405 nm附近达到峰值，约为42%。
图1 SPAD像素架构与光电二极管示意图
图2展示了本文提出的紫外SPAD像素电路原理图。研究人员在之前报道的电路基础上进行了改进，主要包括：增加一个小型缓冲器以加快再充电速度；增加一个NAND门用于断开AQR电路和计数器；增加一个新型P型晶体管使电压能够在3.3 V与0 V之间实现更精确的摆幅控制。此外，本研究还对SPAD像素尺寸进行了优化。本文新增的电路功能能够更充分地利用版图空间，从而提高SPAD像素的空间利用效率和成本效益。
图2 紫外SPAD像素电路示意图
SPAD像素版图设计的目标始终是尽可能提高填充因子（FF），以增强光学探测灵敏度。这意味着应尽可能减小像素中非光敏区域的面积。与此同时，对于采用脉冲计数方式的SPAD像素，还需要增加计数器的位数，以最大限度地提高像素的高动态范围（HDR）。因此，增大计数器规模、减小非光敏区域面积，以及防止衬底负偏压带来的影响，这些相互制约的设计要求使得SPAD像素版图优化变得复杂。
基于上述要求，研究人员对所提出的SPAD像素进行了高度优化的版图设计，如图3所示。金属1层和金属2层（均沿水平方向布线）用于连接像素内部的各个电路元件。金属3层采用垂直方向布线，用作像素之间共享的输出总线。顶层金属用于实现电源连接，同时兼具光学屏蔽功能。SPAD、AQR电路以及计数器之间采用高压隔离结构，其中只有SPAD与衬底保持直接连接。如图3d所示，该设计采用了高压隔离结构共享技术：在二极管周围设置隔离环，而其余所有电路则共用一个隔离环。该技术显著减小了隔离结构所占用的面积，在扩展至大规模阵列时尤其具有优势。
图3 SPAD像素设计版图
AQR电路的版图也经过了精心优化，以尽可能减小面积，并提高淬灭与再充电速度。计数器所需的D触发器（D flip-flop）在电路原理图和版图两个层面均进行了优化，以减少所需晶体管的数量及其占位面积。各个计数器采用翻转布局，以实现VDD、GND或N阱（n-well）的共享，并优化输入/输出（I/O）路径。通过综合采用上述优化方法，SPAD像素尺寸显著减小，填充因子得到提高。最终的SPAD像素版图尺寸为40 μm × 40 μm，其中SPAD的有源二极管直径为11 μm。该设计实现了6%的填充因子。较低的填充因子是平面型SPAD像素面临的已知问题，可通过优化版图设计或采用基于硅通孔（TSV）的三维（3D）堆叠技术加以改善。
SPAD像素性能表征
本文所提出的紫外敏感SPAD像素采用180 nm XFAB CMOS工艺制造。图4展示了该像素的显微照片。
图4 制备好的紫外SPAD像素
研究人员针对所提出的SPAD像素开展了多项实验测试。首先，在无光照条件下记录像素输出，以测量其DCR。图5展示了室温下测得的DCR中位数随过偏压变化的关系。在1.3 V过偏压下，DCR为69 cps/μm²。随后，研究人员采用宽光谱钨卤素灯、单色仪（Acton Research）、经过校准的光电二极管（CPD，型号：Hamamatsu S1337-33BQ）、分束器以及跨阻放大器（TIA，型号：Femto DLPCA-200），测量了该像素的PDP随波长的变化关系，结果如图6所示。该SPAD像素的PDP在约400 nm波长处达到峰值29%。
图5 DCR中位数随过偏压变化的关系
图6 不同过偏压下，PDP随入射光波长的变化关系
接着，研究人员进一步采用不同峰值波长（260 nm-540 nm）的光源开展实验，以确认该紫外SPAD能够在整个紫外波段工作。图7展示了采用峰值波长分别为300、355、375和420 nm的LED，以及蓝光（460 nm）和绿光（540 nm）LED进行表征的结果。实验结果证实，该SPAD像素既能响应紫外光，也能响应可见光。鉴于硅的光谱响应特性已得到充分研究，预计该SPAD能够在紫外和可见光波段内的各个波长工作。
图7 使用（a）300 nm、（b）355 nm、（c）375 nm、（d）420 nm、（e）蓝色（460 nm）和（f）绿色（540 nm）波长的LED的SPAD像素表征结果
结论
综上所述，这项研究提出了一种采用180 nm CMOS工艺制造的紧凑型硅基紫外敏感SPAD像素，并实现了电子电路的全集成。该SPAD像素设计集成了AQR电路、紧凑型13位数字计数器，并通过版图优化，将像素尺寸控制在40 μm × 40 μm，填充因子达到6%。这些研究成果为实现大规模、基于CMOS工艺的紫外敏感光子计数阵列奠定了重要基础。未来的工作将包括：通过设计改进型读出电路，优化波形中观察到的尖峰；将该SPAD像素设计扩展至阵列，并进一步优化阵列的光子探测概率和噪声性能。
论文信息：DOI: 10.1109/JSEN.2026.3655824
延伸阅读：
上一篇：高时间分辨率背照式SPAD，助力下一代固态激光雷达
下一篇：最后一页