InGaAs和InP SPAD与薄膜铌酸锂光子芯片的混合集成
2026-09-27 16:31:44 来源：麦姆斯咨询 评论：0 点击：
光子引线键合（PWB）技术为在薄膜铌酸锂光子芯片上实现单光子探测器的混合集成提供了一种便捷的解决方案，在开发面向量子通信、量子信息处理和弱光传感的紧凑型、低成本片上系统方面具有巨大的应用潜力。
薄膜铌酸锂（TFLN）凭借其在高速光调制、低波导损耗和强非线性效应方面的优异性能，成为构建集成量子光子芯片的强大平台。然而，在薄膜铌酸锂光子芯片上实现紧凑且低成本的单光子探测仍面临挑战。光子引线键合（PWB）是一种灵活的芯片到芯片及芯片到光纤的光互连技术。然而，这项技术尚未应用于芯片到探测器的互连。
据麦姆斯咨询报道，清华大学和云南大学研究人员采用PWB技术实现了InGaAs/InP单光子雪崩二极管（SPAD）与薄膜铌酸锂光子芯片的混合集成。通过双光子聚合技术制备跨度超过300 μm的悬空聚合物波导，将薄膜铌酸锂双层耦合结构（DLCS）与SPAD的光敏区域连接起来，从而实现薄膜铌酸锂光子芯片与SPAD之间的高性能光耦合。实验结果表明，在−30 °C条件下，所集成SPAD的片上光子探测效率（PDE）达到13.8%，暗计数率（DCR）为6 × 10⁻⁴ Hz/gate，后脉冲概率（APP）为3%，时间抖动（time jitter）为370 ps。该研究表明，PWB技术为在薄膜铌酸锂光子芯片上实现单光子探测器的混合集成提供了一种便捷的解决方案，在开发面向量子通信、量子信息处理和弱光传感的紧凑型、低成本片上系统方面具有巨大的应用潜力。上述研究成果以“Integration of InGaAs/InP Single Photon Avalanche Diode and Thin Film Lithium Niobate Photonic Chip via Photonic Wire Bonding”为题发表于Laser & Photonics Reviews期刊。
TFLN-PWB-SPAD混合集成方案与仿真
通过PWB技术将InGaAs/InP SPAD与薄膜铌酸锂（TFLN）光子芯片集成的方案如图1a所示。沿薄膜铌酸锂波导传播的光子，在波导末端通过DLCS耦合进入PWB波导。随后，PWB波导将光子沿垂直方向引导至SPAD的光敏区域进行探测。DLCS与PWB波导的纵向剖面图和俯视图分别如图1b和1c所示。
图1 通过PWB技术将InGaAs/InP SPAD和薄膜铌酸锂光子芯片集成的方案与仿真结果
PWB波导设计为截面尺寸为3 µm × 3 µm的条形波导，并设置弯曲半径r（图1a），以将光子沿垂直方向引导至SPAD。为选择合适的PWB波导弯曲半径，采用商用光子仿真软件Lumerical对不同弯曲半径下的弯曲损耗进行仿真，结果如图1d所示。可以看出，当弯曲半径大于90 µm时，弯曲损耗低于10⁻² dB cm⁻¹。在本研究中，选择100 µm的弯曲半径，以确保PWB波导的弯曲损耗可以忽略不计。
DLCS中的氧化层厚度（h）会影响薄膜铌酸锂波导与PWB波导之间的耦合损耗。采用有限差分时域（FDTD）方法对不同h值下的耦合损耗进行了仿真，结果如图1e所示。结果表明，当h大于200 nm时，耦合损耗明显增加。综合考虑光学性能和制备条件，该研究选择50 nm的氧化层厚度，在降低耦合损耗的同时，确保去除DLCS上的顶部氧化层（TOX）时能够满足下刻蚀条件。
最后，在优化后的DLCS结构、r = 100 µm以及h = 50 nm条件下，采用全波有限差分时域方法对该集成方案中的光传播过程进行了仿真（图1f）。最终实现了0.27 dB的总插入损耗，验证了所提出的基于PWB的混合集成方案的可行性。
TFLN-PWB-SPAD混合集成的制备工艺
图2a为制备的带有DLCS和片上分束器（BS）的薄膜铌酸锂光子芯片实物照片，插图为DLCS的扫描电子显微镜（SEM）图像。图2b为InGaAs/InP SPAD芯片的实物照片（由云南大学提供）。该SPAD具有直径为25 µm的圆形光敏区域。图2c展示了通过PWB实现薄膜铌酸锂光子芯片与SPAD集成的工艺流程。
图2 TFLN-PWB-SPAD混合集成制备工艺与样品
性能表征
用于表征PWB集成的SPAD的实验设置如图3a所示。采用中心波长为1550 nm、脉冲宽度为5–10 ps、重复频率为10 MHz的被动锁模激光器作为光源。SPAD由射频（RF）信号发生器产生的1.25 GHz正弦门控信号驱动，该门控信号与10 MHz激光器同步。通过定制的印刷电路板（PCB）将RF信号与直流偏置电压进行叠加，从而实现SPAD的门控工作与淬灭。SPAD的输出信号经过读出电路处理，以提取雪崩脉冲。
图3 PWB集成的SPAD的性能表征的实验设置
读出电路的示意图如图3b所示。SPAD的输出信号由正弦门控信号和雪崩脉冲两部分共同构成。
PWB集成的SPAD的实验结果如图4所示。如图4a所示，随着偏置电压的增加，片上PDE逐渐升高，在偏置电压为63.2 V时达到最大值13.8%，随后由于DCR快速增加而下降（图4b）。当偏置电压超过63.2 V后，DCR迅速升高，同时后脉冲概率也急剧增加至10%以上（图4c）。在获得最大片上PDE的偏置电压下，SPAD的DCR约为6 × 10⁻⁴，后脉冲概率约为3%。为表征PWB集成的SPAD的时间抖动，基于图3a所示的实验设置进行了时间相关单光子计数（TCSPC）测量。当片上PDE达到最大值13.8%（偏置电压为63.2 V）时，SPAD的时间抖动约为373 ps，该数值由图4d所示测得的符合峰的半高全宽（FWHM）确定。可以看出，PWB集成的SPAD具有良好的单光子探测性能。
图4 PWB集成的SPAD性能表征
结论
综上所述，这项研究提出并验证了一种通过PWB技术实现InGaAs/InP SPAD与薄膜铌酸锂光子芯片混合集成的方案。PWB集成的SPAD在−30 °C下实现了13.8%的片上PDE，DCR约为6 × 10⁻⁴ Hz/gate，后脉冲概率约为3%，时间抖动约为370 ps。PWB波导的柔性使其能够实现鲁棒的光学连接，并大幅降低了对光学对准的要求，因此有望成为多种量子光子芯片实现混合集成的一种有效方案。此外，PWB技术支持多通道光学连接，因此还可用于在光子芯片上集成单光子探测器阵列。所提出的混合集成方案为在薄膜铌酸锂平台上实现紧凑、低成本且可扩展的单光子探测提供了一种便捷途径，并有望应用于量子通信和弱光传感接收端，例如单光子计数光时域反射仪（OTDR）和芯片级激光雷达（LiDAR）等。
论文链接：https://doi.org/10.1002/lpor.202500826
延伸阅读：
上一篇：基于像素内模拟直方图统计的SPAD传感器
下一篇：最后一页