基于像素内模拟直方图统计的SPAD传感器
2026-09-27 15:39:01 来源：麦姆斯咨询 评论：0 点击：
单光子探测——特别是利用单光子雪崩二极管（SPAD）实现的探测，已成为高时间分辨率下极微弱光信号检测的关键技术。西班牙巴塞罗那大学开发了一种集成像素内模拟直方图统计的CMOS SPAD传感器，用于直接获取荧光寿命信息。
CMOS技术的进步推动了紧凑型高性能图像传感器的发展，这类传感器可用于消费电子、汽车、工业、生物医学等众多领域。近期，单光子探测——特别是利用单光子雪崩二极管（SPAD）实现的探测，已成为高时间分辨率下极微弱光信号检测的关键技术。然而，传统的CMOS图像传感器采用基于帧的采集方式，以固定间隔捕获图像数据。这种方法在动态或低光环境下性能受限，无法持续监测快速事件或有效探测微弱信号。为了克服这些局限性，已经探索了多种像素级信号处理技术，包括时间门控成像、基于事件的视觉处理以及像素内直方图统计等。这些方法显著提升了传感器在快速事件和弱光场景中捕获信息的能力。
据麦姆斯咨询报道，西班牙巴塞罗那大学（University of Barcelona）开发了一种集成像素内模拟直方图统计的CMOS SPAD传感器，用于直接获取荧光寿命信息。该12 × 16 SPAD阵列具备16-bin模拟存储器和可调延迟线，bin宽度低至470 ps。双级隔离方案确保了模拟稳定性，实现了0.33 mV/ms的平均泄漏率，并支持长达256 μs的积分时间而无性能退化。像素内校准保持了均匀的bin线性度，进一步支持在所有时间配置下进行稳健的模拟直方图统计。这项工作为时间分辨荧光传感建立了一种可扩展的解决方案，在即时诊断和紧凑型生物分析系统方面具有应用潜力。相关研究成果以“Single-photon detection using analog in-pixel histogramming”为题，发表于APL Photonics期刊。
在这项研究工作中，SPAD阵列采用4:3的长宽比设计，以确保与基于微显示器的照明系统的几何兼容性，并便于与结构化光源同轴对准。整个系统集成在一颗3.57 × 2.75 mm²的ASIC芯片上，在紧凑的布局中集成了SPAD阵列、像素内直方图统计电路和读出电子器件。下图显示了该芯片的框图，突出了主要功能模块和信号互连。12 × 16像素阵列包括有源直径为10 μm、间距为150 μm的SPAD，每个SPAD都集成了模拟直方图统计电路，以减少外部处理，同时保持高时间分辨率。像素激活通过28位移位寄存器进行配置，而16位bin选择器控制对各个直方图bin的访问。时间分类通过延迟线实现，该延迟线产生16个延迟相位，将到达的光子分配到对应的bin中。单斜率模数转换器（ADC）由全局斜坡发生器和本地比较器组成，将存储在每个bin中的模拟电荷转换为数字值。这一配置实现了紧凑、高线性度的数字化。
SPAD像素阵列架构
本文所提出的架构采用像素内模拟直方图统计，具有16个存储bin，为时间分辨采集提供了一种通用且稳健的解决方案。与通过多个数据包重建直方图的时间复用模拟方案不同，所提出的电路在单个采集数据包内执行256次激发和累积事件，经数字化后可直接在芯片上产生完整的直方图。可编程延迟线可实现亚纳秒级时间分类，适用于广泛的荧光动力学和时间分辨应用，而片上数字化可确保紧凑且自主运行。该设计实现了经过校准的模拟线性度（±0.7/±3 LSB）和低漏电（平均0.33 mV/ms），在积分和转换期间表现出稳定的电荷保持能力。总的来说，这种方法增强了模拟时域采集的灵活性和可靠性，为紧凑型SPAD传感平台提供了与CMOS技术兼容的全集成且可扩展的解决方案。
模拟直方图统计
延迟线设计
该系统通过实验室装置和紧凑型SPAD传感器原型进行了评估。实验室配置用于验证时间精度和寿命提取能力；而紧凑型原型则证明了这些功能可以在小型化的集成平台上实现。实验室和小型化配置所获得的实验结果证实，无论使用何种荧光物质或采集模式，该架构均可以可靠地分辨从几纳秒到几十纳秒的荧光衰减。这些结果表明，与基于有限数量的积分门的方法（例如快速寿命测定）相比，16-bin模拟直方图统计在时间分辨率、面积、灵活性和电路复杂性之间实现了较好的权衡。隔离并拟合最具信息量区域的能力，以及激发脉冲的直接可视化，为未来向多指数分析、基于神经网络的寿命估计以及集成到具有更高bin分辨率的更大阵列中的扩展奠定了坚实的基础。
紧凑型SPAD传感器原型
总而言之，这项工作已经证明，全模拟像素内直方图统计可以在紧凑的SPAD架构中实现，同时保持亚纳秒的时间信息和稳定的电荷保持。所提出的传感器将16-bin模拟存储器与可调延迟线和经过校准的电荷隔离相结合。这种组合实现了精确的时间分类，同时保持了低漏电和良好的线性度，表明多bin模拟累积是荧光寿命检测的全数字或单门方法的可行替代方案。通过在180 nm HV-CMOS工艺中展示16 bin和亚纳秒时间精度的可靠运行，这项工作为在面向特定应用的紧凑型时间分辨荧光平台中，将像素内模拟直方图统计与可编程激发光源相结合的传感器指明了一条清晰的路径。
论文链接：https://doi.org/10.1063/5.0294152
延伸阅读：
上一篇：利用超构表面增强单光子雪崩二极管（SPAD）性能
下一篇：InGaAs和InP SPAD与薄膜铌酸锂光子芯片的混合集成