Coventor公司发布MEMS+ 4.0
2013-11-07 08:32:34   来源：Coventor   评论：0   点击：

Coventor公司，微机电系统(MEMS)设计自动化解决方案的领先供应商，今天宣布发布可加快开发先进的MEMS器件和系统的MEMS+® 4.0软件套件。MEMS+套件使MEMS和IC设计人员迅速地探索和优化在MathWorks MATLAB®和Cadence Virtuoso®环境中的并行设计。MEMS+ 4.0版本采用了新的Verilog-A格式模型导出能力，并且是完整的64位实现，它允许更复杂的MEMS传感器和执行器的精确建模。

MEMS+ 4.0套件是Coventor公司的MEMS开发平台的一个关键部分，另外还包括Coventorware®以及SEMulator3D®软件套件。 该平台提供了设计和验证最先进的加速度计、陀螺仪、麦克风和许多其他类型的MEMS的完整解决方案。 此最新版本的MEMS+套件扩展了平台的范围，提供了“可调”的精度 vs 速度的方法共同设计MEMS和集成电路(IC)，以及EDA模拟/混合信号仿真环境中的兼容性。

更快、更兼容的MEMS建模

使用MEMS+ 4.0，MEMS设计人员可以自动生成和导出IC设计者使用的Verilog-A格式的降阶模型(ROM)。 这些导出的模型仿真速度比完全非线性MEMS+模型快100倍，并兼容所有商业模拟/混合信号电路模拟器，支持业界标准的Verilog-A硬件描述语言。 在模型生成过程中，设计师可以选择一个或多个非线性输入变量；所有其他输入变量对选定的非线性工作点线性相关。由于传感器和谐振器的空气间隙相比相对小，这种方法非常适合它们的应用。与手工制作的Verilog-A模型相比，这些自动生成的模型仿真一样快，同时能捕捉更复杂的行为，包括多自由度、环境敏感性、关键非线性效应和封装设备性能的影响。 同样重要的是，MEMS+方法是自动化的并使用少得多的劳动力，能消除人为错误的机会，且在设计变更时确保模型保持同步。 当IC设计者发现需要更深入的分析的行为时，他们可以在Cadence Virtuoso环境中切换到完整的MEMS +模型以做更详细的调查。

根据Murata的ASIC设计经理人Tero Sillanpää所言，“从MEMS+ 4.0导出的Verilog-A降阶模型(ROM)捕捉到的二阶效应在基本的手工制作的模型中没有被看到，没有任何妥协的仿真性能。 我们能够在短短几分钟中创建一个复杂的陀螺仪设计的Verilog-A ROM，让我们的ASIC团队与MEMS团队并行工作，进行进一步设计迭代。 Cadence的谐波仿真表明，该模型保持预期的模态频率并且是稳定的。此外，在增加包括RC的寄生效应的前端的电子元器件之前，瞬时启动仿真的速度非常快，25秒的CPU时间为1秒实际时间。在MEMS和ASIC设计者之间的健壮的模型交换，MEMS+能降低设计错误的可能性，可以帮助避免解决意外的行为所需的昂贵的重新设计迭代。”

更高容量的平台

MEMS+ 4.0版本也采用了全64位实现所有软件组件，提供处理能更准确地反映器件的结构细节和行为的更大的模型的能力。由于最先进的陀螺仪和麦克风设计结构的复杂性增加，此增强功能与传感器应用特别相关。

除了这方面增强MEMS+套件的能力，Coventor在即将到来的CoventorWare 2014版中的CoventorWare套件中的关键场解算器取得了巨大的仿真速度提高。这些改进将使其实际用户可以仿真更复杂的结构，或进行更深入的设计探索。

“MEMS+ 4.0进一步加强了今天唯一的MEMS开发平台的‘工业强度’，具有更好的精度、速度、容量和生态系统的兼容性。此最新版本是朝我们的目标前进的另一重大一步，通过减少建立和测试周期所需时间的消耗，显著地缩短推向MEMS产品市场的时间”，Coventor公司首席执行官Mike Jamiolkowski说。