基于FPGA三态门SPAD的可重构单光子探测系统
2026-10-18 11:08:50 来源：麦姆斯咨询 评论：0 点击：
北京师范大学提出一种低成本、完全可重构的时间分辨单光子探测系统（FTG-SPAD），其主动淬灭电路（AQC）由基于现场可编程门阵列（FPGA）的三态门实现。
时间分辨单光子探测系统是许多现代光学测量技术的基础，既要求具备单光子灵敏度，也要求达到皮秒级时间分辨率。传统的雪崩光电二极管（APD）在偏压略低于击穿电压时工作（线性模式），原则上可以探测单个光子。然而，APD增益中等，并且存在明显的过量噪声，因此探测效率低、测量不确定性较大。相比之下，单光子雪崩二极管（SPAD，亦被称为盖革模式APD，即GM-APD）的偏压远高于击穿电压，工作于盖革模式。在这种模式下，单光子的吸收可触发自持雪崩电流，从而实现鲁棒的单光子探测灵敏度。但是，每次雪崩必须迅速淬灭，以避免器件持续闭锁在雪崩状态，并为下一次探测做好准备。
据麦姆斯咨询报道，北京师范大学提出一种低成本、完全可重构的时间分辨单光子探测系统（FTG-SPAD），其主动淬灭电路（AQC）由基于现场可编程门阵列（FPGA）的三态门实现。通过将主动淬灭电路嵌入FPGA中，并与分立式APD连接，该设计将探测器前端与淬灭和数据处理电路相互解耦，从而能够快速使APD进入盖革模式单光子探测状态。该系统可在固件层面进行可重构，并支持精细粒度的时间与空间配置；同时，可根据不同应用需求灵活更换不同结构或工作波长的APD。采用直径23 μm的APD的FTG-SPAD进行测试，在3.2V过偏压下的暗计数率为12.2 cps，在460 nm处的峰值光子探测概率为29.9%，在475 nm处的单光子时间分辨率为234.6ps（FWHM）。研究结果验证了基于该FPGA架构实现高性能时间分辨单光子探测的可行性，该方案有望成为低成本、紧凑且灵活的单光子探测平台。相关研究成果以“A compact, flexible time-resolved single photon detection system based on an active quenched SPAD by FPGA tri-state gates”为题发表于Optics Express期刊上。
器件架构及系统实现
研究团队在厚度13 μm、电阻率60 Ω·cm的p型外延硅层上制备了N-on-P型APD，并将其用作前端探测器，以验证所提系统的性能。为实现单光子探测，APD需在盖革模式下工作，因而需配备专用淬灭电路来终止雪崩并及时恢复偏压，以便进行后续探测。本研究团队采用低成本Altera Cyclone IV EP4CE6F17C8 FPGA的三态门，实现了基于FPGA的主动淬灭电路。该FPGA拥有179个可独立配置的输入/输出（I/O）引脚，可通过电路板级直连APD阴极，实现逐通道主动淬灭。该架构在保证通道间一致性的同时，也可兼顾系统的可扩展性。与分立元件主动淬灭电路相比，该设计更紧凑，并增强了多个APD通道的并行处理能力。该FPGA集成了6272个逻辑单元（LE，分布于392个逻辑阵列块中）、270 kbit嵌入式存储器与2个锁相环（PLL），可为该系统中多种探测算法的实现提供充足资源。
图1 APD器件结构和测试配置
主动淬灭是指通过迅速将SPAD偏压降至击穿电压以下，以终止其自持雪崩的技术。相比于依赖高阻值镇流电阻、对淬灭时间与恢复过程控制有限的被动淬灭，主动淬灭可通过数字方式精确控制保持时间与探测时间，显著抑制后脉冲效应，并确保探测时间窗口稳定。典型主动淬灭电路由输入级的雪崩检测电路、用于淬灭与偏压复位的主动偏压开关电路、可编程保持时间控制电路三部分构成。该设计中，FPGA三态门用作主动偏压开关，可快速调节SPAD阴极电压，有限状态机则负责提供可编程保持时间（如图2a）。综合考虑这些因素，本设计采用单端电压参考输入接收器作为传感电路，在实现阈值电压可调的同时，支持高通道密度。
图2 FTG-SPAD主动淬灭电路架构和雪崩检测电路
除淬灭电路外，FPGA后端还集成了时间数字转换器（TDC，最低有效位对应86.2 ps）、32位计数器与通信模块，构成完整的可重构时间相关单光子计数系统。如图3b所示，FPGA内部实现了可重构SPAD特性表征模块，可同时测量计数相关参数（暗计数率、光子探测概率）以及时间相关参数（单光子时间分辨率、后脉冲概率）。这种模块化架构无需改动底层硬件，即可完成功能升级与算法重构。
图3 FTG-SPAD硬件及架构示意图
系统性能评估
淬灭波形与响应时间
图4展示了单光子探测周期内该探测器阳极记录到的交变电压波形。研究团队分析了雪崩从触发到终止的时间过程，确定了淬灭响应时间。Quartus时间分析表明，FPGA内部关键淬灭路径的总延迟为5.89 ns。结果表明，在击穿时的串联电阻足够低，淬灭间隔即可轻松缩短至10 ns以下。
图4 主动淬灭周期中SPAD阳极波形与FPGA淬灭信号
暗计数率
在单光子探测中，暗计数率（DCR）是主要噪声指标之一，即在没有入射光子时触发的雪崩事件发生率。该系统在淬灭后立即设置可调保持时间，以便让被捕获载流子有时间复合，从而有效抑制后脉冲效应。如图5a所示，在保持时间50 ns、过偏压3.2 V下，暗计数率可低至12.2 cps；如图5c所示，而当探测阈值降至约190 mV时，漏电流扰动与噪声耦合会导致虚假触发，暗计数率显著上升。
图5 噪声随过偏压、保持时间及探测阈值的关系
光子探测概率
该系统中可用的过偏压受到FPGA供电电压限制：主流基于SRAM的FPGA，其I/O供电电压通常约为3.3 V。因此，受FPGA的VCCIO限制，可施加的过偏压最高为3.2V。尽管存在3.2 V的过偏压上限，该器件仍表现出宽光谱响应，在460 nm处获得约29.9%的峰值光子探测概率。
图6 光子探测概率与波长及过偏压的关系
单光子时间分辨率
单光子时间分辨率（SPTR）用于表征SPAD分辨光子到达时间的能力。图7显示了在3.2 V的过偏压下，两种有效面积不同的SPAD的SPTR测量结果。
图7 单光子时间分辨率随阈值电压的变化
总结
综上所述，这项研究提出了一种紧凑且完全可重构的时间分辨单光子探测系统，其主动淬灭电路直接利用FPGA三态门实现。该系统采用直径23 μm的APD作为探测元件时，在3.2 V过偏压下暗计数率约12.2 cps，460 nm处的峰值光子探测概率达29.9%，单光子时间分辨率为234.6 ps。需要指出的是，该系统在实际应用中仍存在一定局限性。对于需要超高频正弦门控或专用射频前端的应用场景，采用专用模拟电路可能仍是更优选择。但该基于FPGA的主动淬灭系统无需采用复杂定制模拟硬件，即可为众多时间分辨应用提供灵活且紧凑的解决方案。
论文链接：https://doi.org/10.1364/OE.595568
延伸阅读：
上一篇：基于FP光谱调制与单光子探测的超低光照高光谱成像
下一篇：最后一页